Pamięć cache procesora to szybka pamięć Static RAM, znajdująca się bezpośrednio na procesorze. Jej zadaniem, podobnie jak każdej innej pamięci cache, jest przechowywanie często wykorzystywanych danych - w tym przypadku takich, które mogą być przydatne do wykonania instrukcji planowanych na najbliższe cykle zegara. W sytuacji, kiedy procesor nie znajdzie wymaganych danych w pamięci cache, będzie zmuszony do sięgnięcia do wielokrotnie wolniejszej pamięci DRAM, wetkniętej w sloty na płycie głównej. Ponieważ jest ona dynamiczna, wymaga częstego odświeżania, co spowalnia jej działanie, jest też taktowana kilkukrotnie niższym zegarem, niż pamięć cache na procesorze.
W dwurdzeniowych procesorach K8 (na przykład w Athlonie 64 X2), a także w Pentium D, każdy ze rdzeni posiada własną, odrębną pamięć L2. Natomiast w przypadku nowocześniejszej architektury Core zastosowano inne rozwiązanie, w którym w procesorze znajduje się jeden cache L2, wykorzystywany wspólnie przez oba rdzenie.
Przepływ danych pomiędzy rdzeniami procesorów K10
Oba rozwiązania mają swoje wady i zalety. W przypadku odrębnej pamięci L2 dla każdego z rdzeni, mogą zdarzyć się sytuacje, w której jeden ze rdzeni wykorzystał już całą dostępną dla siebie pamięć i musi odwoływać się do wolniejszej zewnętrznej pamięci DRAM, podczas gdy drugi rdzeń dysponuje jeszcze wolną pamięcią drugiego poziomu. Z drugiej strony, takie rozwiązanie jest prostsze i tańsze w implementacji. Wspólna pamięć L2 teoretycznie pozwala z kolei na bardziej elastyczny przydział pamięci do tego rdzenia, który aktualnie bardziej jej potrzebuje.
A jak to wygląda w układach czterordzeniowych Intela, takich jak procesory Core 2 Quad? Jako, że składają się one z dwóch połączonych chipów dwurdzeniowych, każda para rdzeni ma do podziału swój własny moduł cache. W przyszłości Intel planuje stworzenie procesorów z czterema oddzielnymi rdzeniami, które będą miał do swojej dyspozycji jedną, wspólną pamięć L2.
Bohaterowie niniejszego artykułu, a więc procesory oparte na architekturze K10 będą wykorzystywały jeszcze inny pomysł, zbliżony do rozwiązań stosowanych w serwerach. Będzie to współdzielony cache trzeciego poziomu (L3). AMD nazywa swoje podejście mianem Balanced Smart Cache. Jego rozmiar będzie zależał od modelu układu, podobnie jak objętość cache L2. A co z pamięcią L1? Ta pozostanie natomiast identyczny, co dotychczas w K8 - po 64 KB na instrukcje i dane.
Energooszczędność
Mimo że już procesory z serii K8 były całkiem chłodne, w K10 wprowadzono dodatkowe usprawnienia, mające na celu ograniczenie poboru energii, a co za tym idzie redukcję ilości oddawanego ciepła.
Independent Dynamic Core Technology pozwala na niezależne zarządzanie taktowaniem poszczególnych rdzeni
Najważniejszą technologią, wpływającą na większą energooszczędność nowych CPU jest Independent Dynamic Core Technology. Pozwala ona każdemu z rdzeni pracować z inną częstotliwością. Nie ma jednak róży bez kolców - wszystkie rdzenie będą musiały korzystać z takiego samego napięcia, co ten najbardziej obciążony w danym momencie.
Kolejnym krokiem w zakresie walki z wysoką temperaturą jest CoolCore Technology. Dzięki niej niewykorzystywane w danym momencie elementy procesora będą mogły być wyłączane (odłączane od zasilania). Taka funkcjonalność jest już wykorzystywana przez Intela w procesorach z serii Core.
Jeszcze jedną nowością jest Dual Dynamic Power Managment (DDPM), funkcjonująca również pod nazwą split-plane. DDPM umożliwia procesorowi i zintegrowanemu z CPU kontrolerowi pamięci na korzystanie z oddzielnych źródeł zasilania. Dzięki temu nie muszą one pracować pod tym samym napięciem, a kontroler pamięci może być wyżej taktowany, zazwyczaj o około 200 MHz więcej niż główny zegar procesora. Technologia ta pozwala procesorowi na pracę przy niższym napięciu przy zachowaniu takiej samej wydajności, ułatwia również systemowi powrót z trybu uśpienia. DDPM wymaga nowej płyty głównej z gniazdem AM2+, w starszych płytach nie będzie wykorzystywana, a obie części procesora będą zasilane tym samym napięciem.
